Techniki heurystyczne w modelowanoi i weryfikacji systemów e

Kup teraz »

Praca systematyzuje zagadnienia modelowania, symulacji, weryfikacji oraz testowania współczesnych systemów elektronicznych. W pierwszej części opisano wybrane metody oparte na językach opisu sprzętu (VHDL, Verilog) oraz językach opisu na poziomie systemu. Druga część to omówienie najistotniejszych z punktu widzenia zainteresowań i zastosowań autora, metod heurystycznych. W części trzeciej skupiono się na opisie zastosowań technik heurystycznych w automatycznych metodach generacji modeli układów cyfrowych oraz mieszanych w językach VHDL, VHDL-AMS i SystemC. Część czwarta pracy to opis zastosowań metod heurystycznych w weryfikacji systemowej systemów wbudowanych, opisanych w języku SystemC lub SystemVerilog

Zwierzęta Polski

Elementy geometrii wykreślnej

Technika Album

NAUKA I TECHNIKA TW